|
|
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_hardware[<Signal Processing Hardware] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory>]
|
|
|
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage1[<Stage 1 Front-End Impedance and Capacitance Matching] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage3[Stage 3 Variable Amplification>]
|
|
|
|
|
|
= Stage 2 Offset Compensation and Op-amp Input Stage
|
|
|
|
... | ... | @@ -20,4 +20,4 @@ With this potentiometer, minimal offset errors can be corrected in hardware. |
|
|
|
|
|
{empty} +
|
|
|
|
|
|
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_hardware[<Signal Processing Hardware] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory>] |
|
|
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage1[<Stage 1 Front-End Impedance and Capacitance Matching] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage3[Stage 3 Variable Amplification>] |