home.asciidoc

@@ -124,7 +124,7 @@ FIXME
 [[vhdl-primer]]
 
 In dieser Lehrveranstaltung werden die Grundlagen für die Entwicklung digitaler Hardwaredesigns durchgenommen.
-Die verwendete Sprache ist VHDL. Diese wird mit einer Mischung aus Vorlesung und praktischen Beispielen im Unterricht unter Zuhilfenahme des Simulators Modelsim nähergebracht.
+Die verwendete Sprache ist VHDL. Diese wird mit einer Mischung aus Vorlesung und praktischen Beispielen im Unterricht unter Verwendung des ModelSim Simulators nähergebracht.
 
 Der Unterricht findet zu Semesterbeginn an Samstagvormittagen (8:00-12:50) zusammen mit Studenten des 5.Semesters BEW statt.
 `FPGA Project` ist die logische Fortsetzung dieser Lehrveranstaltung.
@@ -135,7 +135,7 @@ Der Unterricht findet zu Semesterbeginn an Samstagvormittagen (8:00-12:50) zusam
 [[fpga-project]]
 
 In dieser Lehrveranstaltung werden die zuvor (`VHDL Primer`) erarbeiteten Grundlagen für den Entwurf digitaler Hardwaredesigns
-anhand eines Projektes vertieft. Diese Projekt umfasst das Design (Planung und Codierung in VHDL), die Verifikation (ModelSim Simulator), die Hardwaresynthese (Altera Quartus bzw. Xilinx Vivado) und den Test in der Zielhardware (Altera FPGA bzw. Xilinx FPGA). Die Hardwareplatform, die im Unterricht verwendet wird, kann über den Verlauf der Lehrveranstaltung ausgeborgt werden.
+anhand eines Projektes vertieft. Dieses Projekt umfasst das Design (Planung und Codierung in VHDL), die Verifikation (ModelSim Simulator), die Hardwaresynthese (Altera Quartus bzw. Xilinx Vivado) und den Test in der Zielhardware (Altera FPGA bzw. Xilinx FPGA). Die Hardwareplatform, die im Unterricht verwendet wird, kann über den Verlauf der Lehrveranstaltung ausgeborgt werden.
 
 Der Unterricht findet zu Semesterbeginn an Samstagvormittagen (8:00-12:50) zusammen mit Studenten des 5.Semesters BEW statt.