Skip to content

GitLab

Home · Changes

Page history
updated wiki to new hierarchy authored by Patrick Schmitt's avatar Patrick Schmitt
Hide whitespace changes
Inline Side-by-side
home.asciidoc
View page @ f4044ab7
......@@ -20,23 +20,39 @@ https://es.technikum-wien.at/openlab/openlab_wiki/wikis/asciidoc_cheatsheet[Asci
== *Table of Content*
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/project_des[Project Description]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci[State of the Art Research (SOTA) (Oscilloscope)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_uC[Micro-controller-based projects/products]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_FPGA[FPGA/CPLD-based projects/products]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_SC[Soundcard-based projects/products]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA[State of the Art Research]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci[State of the Art Research (Oscilloscope)]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_uC[Micro-controller-based projects/products]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_FPGA[FPGA/CPLD-based projects/products]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_SC[Soundcard-based projects/products]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_SigGen[State of the Art Research (Signal Generator)]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_SigGen_uC[Micro-controller-based projects/products]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_SigGen_FPGA[FPGA/CPLD-based projects/products]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_SigGen_SC[Soundcard-based projects/products]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_RCL[State of the Art Research (RCL-Multimeter)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_UI_source[State of the Art Research (U/I-Source)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_logic[State of the Art Research (Logic Analyzer)]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/board_intro[Board Introduction]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/board_DE0[FPGA-based DE0]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/board_XMC[Microcontroller-based XMC4500]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/board_TIVAC[Microcontroller-based TIVAC]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_hardware[Signal Processing Hardware (Oscilloscope)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_research[Research on existing front-end solutions]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage1[Stage 1 Front-End Impedance and Capacitance Matching]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage2[Stage 2 Offset Compensation and Op-amp Input Stage]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage3[Stage 3 Variable Amplification]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage4[Stage 4 Adding a Constant Offset to the Signal]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage5[Stage 5 ADC Protection]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage6[Stage 6 Impedance converter]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage7[Stage 7 Trigger detection]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/PCB[OpenLab - Printed Circuit Boards]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_hardware[Signal Processing Front-End (XMC,TIVAC,DE0-Oscilloscope)]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_research[Research on existing front-end solutions]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage1[Stage 1 Front-End Impedance and Capacitance Matching]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage2[Stage 2 Offset Compensation and Op-amp Input Stage]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage3[Stage 3 Variable Amplification]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage4[Stage 4 Adding a Constant Offset to the Signal]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage5[Stage 5 ADC Protection]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage6[Stage 6 Impedance converter]
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage7[Stage 7 Trigger detection]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_SC[Signal Processing Front-End (Soundcard-Oscilloscope)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_SigGen_SC[Signal Processing Back-End (Soundcard-Signal Generator)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_SigGen_FPGA[Signal Processing Back-End (FPGA-Signal Generator)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_SigGen_XMC[Signal Processing Back-End (XMC-Signal Generator)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_RCL[Signal Processing Hardware (RCL-Multimeter)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_UI_source[Signal Processing Hardware (U/I-Source)]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_logic[Signal Processing Hardware (Logic Analyzer)]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/RTS_theory[Real Time Sampling - Theory]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SETS_theory[Sequential Equivalent Time Samling - Theory]
......@@ -51,13 +67,13 @@ https://es.technikum-wien.at/openlab/openlab_wiki/wikis/asciidoc_cheatsheet[Asci
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/OpenLab_siggen_ATMEL_imp[OpenLab Signal Generator ATMEL Firmware]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/OpenLab_siggen_XMC_imp[OpenLab Signal Generator XMC Firmware]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/OpenLab_RCL_uC_imp[OpenLab RCL-Multimeter uC Firmware]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/OpenLab_UI_source_uC_imp[OpenLab U/I Source uC Firmware]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/OpenLab_UI_source_uC_imp[OpenLab U/I-Source uC Firmware]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/OpenLab_logic_uC_imp[OpenLab Logic Analyzer uC Firmware]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/OpenLab_SignalToolkit[OpenLab SignalToolkit]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SignalToolkit_launcher[OpenLab SignalToolkit - Launcher]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SignalToolkit_oscilloscope[OpenLab SignalToolkit - Oscilloscope]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SignalToolkit_signalgen[OpenLab SignalToolkit - Signal Generator]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SignalToolkit_RCL[OpenLab SignalToolkit - RCL-Multimeter]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SignalToolkit_UI_source[OpenLab SignalToolkit - U/I Source]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SignalToolkit_UI_source[OpenLab SignalToolkit - U/I-Source]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SignalToolkit_logic[OpenLab SignalToolkit - Logic Analyzer]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/misc[Miscellaneous]
\ No newline at end of file