Changes

Page history
Updated table of content authored by Patrick Schmitt's avatar Patrick Schmitt
Show whitespace changes
Inline Side-by-side
home.asciidoc
View page @ 79db2fa1
...@@ -23,3 +23,6 @@ https://es.technikum-wien.at/openlab/openlab_wiki/wikis/asciidoc_cheatsheet[Asci ...@@ -23,3 +23,6 @@ https://es.technikum-wien.at/openlab/openlab_wiki/wikis/asciidoc_cheatsheet[Asci
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_SETS[Sequential Equivalent Time Samling] .. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_SETS[Sequential Equivalent Time Samling]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_RETS[Random Equivalent Time Samling] .. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_RETS[Random Equivalent Time Samling]
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA[Sequential Equivalent Time Sampling - FPGA Implementation] . https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA[Sequential Equivalent Time Sampling - FPGA Implementation]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA_CONFIG[Configuring the FPGA design for capturing samples in SETS-mode]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA_FLOW[The process of capturing and reconstructing waveforms during SETS-mode]
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA_COMPONENT[The implementation of the SETS component of the FPGA design]
\ No newline at end of file