... | @@ -19,10 +19,15 @@ https://es.technikum-wien.at/openlab/openlab_wiki/wikis/asciidoc_cheatsheet[Asci |
... | @@ -19,10 +19,15 @@ https://es.technikum-wien.at/openlab/openlab_wiki/wikis/asciidoc_cheatsheet[Asci |
|
{empty} +
|
|
{empty} +
|
|
|
|
|
|
== *Table of Content*
|
|
== *Table of Content*
|
|
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/project_des[Project Description]
|
|
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA[State of the Art Research]
|
|
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/boards[Board Introduction]
|
|
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/DE0[FPGA-based DE0]
|
|
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/XMC[Microcontroller-based XMC4500]
|
|
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/TIVAC[Microcontroller-based TIVAC]
|
|
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/RTS_theory[Real Time Sampling - Theory]
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory]
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory]
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_SETS[Sequential Equivalent Time Samling]
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_SETS[Sequential Equivalent Time Samling - Theory]
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_RETS[Random Equivalent Time Samling]
|
|
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA[Sequential Equivalent Time Sampling - FPGA Implementation]
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA[Sequential Equivalent Time Sampling - FPGA Implementation]
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_RETS[Random Equivalent Time Samling - Theory]
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA_CONFIG[Configuring the FPGA design for capturing samples in SETS-mode]
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/GUI[Graphical User Interface] |
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA_FLOW[The process of capturing and reconstructing waveforms during SETS-mode]
|
|
\ No newline at end of file |
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA_COMPONENT[The implementation of the SETS component of the FPGA design] |
|
|
|
\ No newline at end of file |
|
|