... | @@ -19,7 +19,7 @@ https://es.technikum-wien.at/openlab/openlab_wiki/wikis/asciidoc_cheatsheet[Asci |
... | @@ -19,7 +19,7 @@ https://es.technikum-wien.at/openlab/openlab_wiki/wikis/asciidoc_cheatsheet[Asci |
|
{empty} +
|
|
{empty} +
|
|
|
|
|
|
== *Table of Content*
|
|
== *Table of Content*
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory]
|
|
== . https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory]
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_SETS[Sequential Equivalent Time Samling]
|
|
== .. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_SETS[Sequential Equivalent Time Samling]
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_RETS[Random Equivalent Time Samling]
|
|
== .. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_RETS[Random Equivalent Time Samling]
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA[Equivalent Time Sampling - FPGA Implementation] |
|
== . https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA[Equivalent Time Sampling - FPGA Implementation] |