... | ... | @@ -27,7 +27,7 @@ https://es.technikum-wien.at/openlab/openlab_wiki/wikis/asciidoc_cheatsheet[Asci |
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/TIVAC[Microcontroller-based TIVAC]
|
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/RTS_theory[Real Time Sampling - Theory]
|
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory]
|
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_SETS[Sequential Equivalent Time Samling - Theory]
|
|
|
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_FPGA[Sequential Equivalent Time Sampling - FPGA Implementation]
|
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SETS_theory[Sequential Equivalent Time Samling - Theory]
|
|
|
... https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SETS_FPGA[Sequential Equivalent Time Sampling - FPGA Implementation]
|
|
|
.. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_RETS[Random Equivalent Time Samling - Theory]
|
|
|
. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/GUI[Graphical User Interface] |
|
|
\ No newline at end of file |