== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_logic[<State of the Art Research (Logic Analyzer)] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/board_DE0[FPGA-based DE0>]
= Development Board Introduction
...
...
@@ -17,4 +17,4 @@ The following weblinks will link you to the corresponding information:
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_logic[<State of the Art Research (Logic Analyzer)] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/board_DE0[FPGA-based DE0>]