|
|
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_FPGA[<FPGA/CPLD-based projects/products] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/boards[Board Introduction>]
|
|
|
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_FPGA[<FPGA/CPLD-based projects/products] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_SigGen[State of the Art Research (Signal Generator)>]
|
|
|
|
|
|
= Soundcard-based projects/products
|
|
|
|
... | ... | @@ -158,4 +158,4 @@ image::https://es.technikum-wien.at/openlab/openlab_wiki/wikis/img/SOTA_osci/SOT |
|
|
|
|
|
{empty} +
|
|
|
|
|
|
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_FPGA[<FPGA/CPLD-based projects/products] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/boards[Board Introduction>] |
|
|
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_osci_FPGA[<FPGA/CPLD-based projects/products] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/SOTA_SigGen[State of the Art Research (Signal Generator)>] |