Changes

Page history
fixed bad linking RTS_theory.asciidoc authored by Patrick Schmitt's avatar Patrick Schmitt
Show whitespace changes
Inline Side-by-side
RTS_theory.asciidoc
View page @ 72668086
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage7[<Stage 7 Trigger detection] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory>] == https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_logic[<Signal Processing Hardware (Logic Analyzer)] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory>]
= Real Time Sampling = Real Time Sampling
...@@ -32,4 +32,4 @@ The content of this chapter is taken from the master thesis "Development of a lo ...@@ -32,4 +32,4 @@ The content of this chapter is taken from the master thesis "Development of a lo
{empty} + {empty} +
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_stage7[<Stage 7 Trigger detection] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory>] == https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_logic[<Signal Processing Hardware (Logic Analyzer)] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/ETS_theory[Equivalent Time Sampling - Theory>]