Changes
Page history
updated linking of OpenLab_firm_ip_intro.asciidoc
authored
Mar 13, 2017
by
Patrick Schmitt
Hide whitespace changes
Inline
Side-by-side
OpenLab_firm_ip_intro.asciidoc
View page @
163138dc
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/
board_TIVAC[<Microcontroller-based TIVAC] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_hardware[Signal Processing Front-End (XMC,TIVAC,DE0-Oscilloscope)
>]
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/
RETS_theory[<Random Equivalent Time Samling - Theory] | .. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/OpenLab_osci_FPGA_imp[OpenLab Oscilloscope FPGA IP-Core
>]
= OpenLab Firmware/IP-Core Introduction
...
...
@@ -24,4 +24,4 @@ The following weblinks will link you to the corresponding information:
{empty} +
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/
board_TIVAC[<Microcontroller-based TIVAC] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/sig_proc_osci_hardware[Signal Processing Front-End (XMC,TIVAC,DE0-Oscilloscope)
>]
== https://es.technikum-wien.at/openlab/openlab_wiki/wikis/home[Home] | https://es.technikum-wien.at/openlab/openlab_wiki/wikis/
RETS_theory[<Random Equivalent Time Samling - Theory] | .. https://es.technikum-wien.at/openlab/openlab_wiki/wikis/OpenLab_osci_FPGA_imp[OpenLab Oscilloscope FPGA IP-Core
>]
